19 日本国特許庁(JP)

① 特許出願公開

# <sup>®</sup> 公 開 特 許 公 報 (A) 平4-72656

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)3月6日

H 01 L 23/522

6918-4M H 6810-4M

01 L 23/52 21/88 A×

審査請求 未請求 請求項の数 10 (全16頁)

会発明の名称

半導体集積回路装置およびその製造方法

②特 願 平2-309259

②出 願 平2(1990)11月15日

優先権主張

❸平2(1990)5月11日劉日本(JP)③特願 平2-122640

@発明者 岡

好产

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

@発明者 山田

秀 行

神奈川県秦野市堀山下1番地 日立コンピュータエンジニ

アリング株式会社内

⑪出 願 人 株式会社日立製作所

日立コンピュータエン

ジニアリング株式会社

東京都千代田区神田駿河台4丁目6番地

ン 神奈川県秦野市堀山下1番地

**19**代 理 人 弁理士 筒井 大和

最終頁に続く

#### 明期

1. 発明の名称

勿出

半導体集積回路装置およびその製造方法

- 2. 特許請求の範囲
  - 1. 基板上に搭載した複数個の半導体チップの主面上に絶縁層と配線層とを交互に被磨し、前記配線層の配線を通じて前記半導体チップ間を直結したことを特徴とする半導体集被回路装置。
  - 2. 前記配線層の配線を通じて前配半導体チップ の内部配線同士を接続したことを特徴とする請求項!記載の半導体集積回路装置。
  - 3. 前記基板に配線を設けるとともに、前記基板上に配線用チップをフェイスダウン・ボンディングし、前記配線用チップの内部配線を通じて前記配線層の配線と前記基板の配線とを接続したことを特徴とする請求項1記載の半導体集積回路装置。
- 4. 前記基板をパッケージで封止したことを特徴 とする請求項Ⅰ記載の半導体集積回路装置。
- 5. システムの構成単位となる複数個の半導体チ

ップを基板上に搭載した後、前記半導体チップの主面上に絶縁層および配線層を交互に形成し、品種毎にパターン形成した前記配線層の配線を 通じて所定の半導体チップ間を接続することに よって、前記基板上に所定のシステムを実現す ることを特徴とする半導体集積回路装置の製造 古出

- 6. システムの構成単位となる前記複数個の半導体チップは、シングルチップ・マイクロコンピータを含むことを特徴とする請求項5記載の半導体集積回路装置の製造方法。
- 7. 品種毎に作成したチップ間結線情報ファイル に基づいて前記配線層の配線をパターン形成す ることを特徴とする請求項 5 記載の半導体集積 回路装置の製造方法。
- 8. 電子線直接描画法またはレーザ直接描画法を 用いて前記配線層の配線をパターン形成するこ とを特徴とする請求項5配載の半導体集積回路 装置の製造方法。
- 9. 半導体ウエハのスクライブライン上に半導体

チップに接続されたパッドを形成し、ウエハブロセス完了後、前記パッドにプローブを当接して前記半導体チップの良否を料定することを特徴とする請求項 5 記載の半導体集務回路装置の製造方法。

10. 半導体ウェハの一部に半導体チップに接続されたテスト用チップを形成し、ウェハブロセス完了後、前記テスト用チップを通じて前記半導体チップの良否を料定することを特徴とする請求項5記載の半導体集機回路装置の製造方法。

#### 3. 発明の詳細な説明

ã,

## 〔産業上の利用分野〕

本発明は、半導体集積回路装置およびその製造技術に関し、特にマルチチップ・モジュールに適用して有効な技術に関するものである。

#### (従来の技術)

マルチチップ・モジュールは、CPU、RAM、ROM、ゲートアレイなどの集積回路を半導体チップ単位で作成し、これらの半導体チップを配線 基板上に実装することによって、所望のシステム

孔に埋込んだ後、基板の主面にA 2 などの導電膜を堆積する。次に、上記導電膜上にフォトレジストを塗布し、配線用フォトマスクを用いて上記フォトレジストを露光した後、現像を行い、得られたレジストマスクを用いて上記導電膜のエッチングを行う。

### (発明が解決しようとする課題)

・本発明者の検討によれば、前記文献に記載されたマルチチップ・モジュールの結譲方式は、 半導体チップを埋込む孔の周囲に多数の配線接続用パッドを設ける必要があるため、孔同士の間隔を縮小することが困難となり、 半導体チップを高密度に実装することができないという問題があった。

また、大規模ASIC (Application Specific IC) の需要増大に伴い、マルチチップ・モジュールにおいても開発期間(TAT)の短縮が要求されているが、前記マルチチップ・モジュールの場合は、品種が変わる毎にその都度配線用フォトマスクを製造する必要があるため、開発期間が長期化するのみならず、製造コストも増大するという

を実現する方式である。半導体チップを基板上に 実装するには、ワイヤボンディング、TAB、フリップチップなどの実装方式が用いられる。また 、配線基板材料には、セラミック、合成樹脂、シリコンウエハなどが用いられる。

問題があった。

本発明は、上記した問題点に着目してなされた ものであり、その目的はマルチチップ・モジュー ルの実装密度を向上させる技術を提供することに ある。

本発明の他の目的は、マルチチップ・モジュールの開発期間を短縮する技術を提供することにあ

本発明の他の目的は、マルチチップ・モジュールの製造コストを低減する技術を提供することに ある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

#### (課題を解決するための手段)

本願において開示される発明のうち、代表的な ものの概要を簡単に説明すれば、次のとおりであ る。

(i)、本顧の一発明は、システムの構成単位となる 複数個の半導体チップを基板上に搭載した後、前 記半導体チップの主面上に絶縁層および配線層を 交互に形成し、品種毎にパターン形成した前記配 線層の配線を通じて所定の半導体チップ間を接続 することによって、前記基板上に所定のシステム を実現するマルチチップ・モジュールの製造方法 である。

(2). 本願の一発明は、前記配線層の配線を電子線 直接描画法またはレーザ直接描画法を用いてパタ ーン形成する方法である。

(3) . 本願の一発明は、前記半導体チップ上に集積 回路を形成する際、半導体ウエハのスクライブラ イン上に前記半導体チップに接続されたパッドを 形成し、ウエハプロセス完了後、前記パッドにプ ローブを当接して前記半導体チップの良否を判定 する方法である。

(4)、本順の一発明は、前記半導体チップ上に集積 回路を形成する際、半導体ウエハの一部に前記半 導体チップに接続されたテスト用チップを形成し、 ウエハブロセス完了後、前記テスト用チップを通 じて前記半導体チップの良否を判定する方法であ る。

(作用)

上記した手段(I)によれば、配線層の配線パターンを変更するだけで、同一基板上に異なるシステムを実現することができるので、品種毎に基板を製造したり、基板上に半導体チップを搭載したりする工程が不要となる。また、半導体チップの主面上に配線を形成するので、配線基板上に半導体チップを実装する従来のマルチチップ・モジュールに比べて、配線のパターン変更や修正も容易に行うことができる。

上記した手段(2)によれば、品種毎に配線用フォ トマスクを製造する工程が不要となる。

上記した手段(3)によれば、従来、半導体チップ の内部に設けていた外部接続用のパッドが不要と なるので、その分、チップ面積を縮小することが できる。

上記した手段(4)によれば、従来、半導体チップ の内部に設けていたテスト用の回路が不要となる ので、その分、チップ面積を縮小することができ

る。

〔寒施例1〕

第 1 図は、本実施例 1 によるマルチチップ・モジュールの要部を示す断面図である。

このマルチチップ・モジュールの基板1の主面には、平坦な底面を有する凹溝2が設けられており、上記凹溝2内には複数個の半導体チップ3.3…がそれらの主面の高さを合わせて搭載されている。上記半導体チップ3の主面の外周部の高さに合わせてある。上記基板1は、例えばシリコン単結晶からなる半導体ウエハ、または上記半導体チップ3よりも面積の大きい半導体チップにより構成されている。

上記基板 1 の主面の外周部には、マルチチップ・モジュールの入出力信号用端子および電源用端子を構成する多数のリード配線 4 が設けられている。上記リード配線 4 は、例えば基板 1 の主面にスパッタ法または C V D 法で堆積した A ℓ 、 C u 、高融点金属などの専電膜をフォトリングラフィ技術を利用して加工したものである。基板 1 に搭載

上記半導体チップ3の主面上には、絶縁膜6が 設けられている。上記絶縁膜6は、例えばCVD 法で堆積したSiO』膜からなる。また、上記絶 縁膜6としては、CVD法で堆積したPSG(Pho spho-Silicate Glass)膜、BSG(Boro-Silicate Glass) 膜、BPSG(Boro-Phospho-Silicate G lass) 膜、あるいはスピンコート法で塗布したポ リイミド樹脂膜などを用いることもできる。

上記絶縁膜 6 の上面は、第一層目の配線層となっており、この配線層には配線 7 が設けられてい

る。上記第一層目の配線層の上には第二の絶縁膜 8 が堆積されており、この絶縁膜 8 の上面の第二 層目の配線層には配線9が設けられている。上記 絶縁膜8は、例えば下層の絶縁膜6と同一の方法 で堆積した同一の絶縁材料により構成されている。 上記配線7,9は、例えばスパッタ法またはCV D 法で堆積したA & C u 、高融点金属などの導 電膜を後述する電子線直接描画法でパターン形成 したものである。上記配線7、9のそれぞれは、 入出力信号用配線と電源用配線とで構成されてお り、下層の配線7と上層の配線9とは、絶縁膜8 に開孔された接続孔10を通じて接続されている。 第1図では図示を一部省略するが、下層の配線7 は、絶縁膜6および半導体チップ3のパッシベー ション膜にそれぞれ開孔された接続孔上1を通じ て半導体チップ3の内部配線と直結されている。 また、配線7の一部は、接続孔11を通じて半導 体チップ3の内部配線同士を接続している。上記 接続孔10.11は、後述する電子線直接描画法 で絶縁膜 6. 8を閉口することにより形成されて

いる。配線 7、9は、接続孔 1 0、 1 1 を通じて基板 1 の外周部のリード配線 4 とも接続されており、上記リード配線 4 および配線 7、9を通じて外部信号源(電源)からマルチチップ・モジュールに信号(電源)が供給されるようになっている。なお、配線 9 の上層には、配線 7、9 および半導体チップ 3 を外部から保護するためのパッシベーション膜 1 2 は、例えば C V D 法で堆積した でといる。と記録 下のなる。

第2図に示すように、上記基板1上に搭載された半導体チップ3.3…は、例えばシングルチップ・マイクロコンピュータ、RAM、ROM、マクロセル(A/D、D/Aなど)およびランダムロジックにより構成されている。本実施例1のマルチチップ・モジュールは、上記半導体チップ3間を自記配線7.9で接続することによって、基板1上に所定のシステムを実現したものである。なお、第2図では、半導体チップ3の主面上の絶

縁膜 6 , 8 、配線 7 , 9 、 パッシベーション膜 1 2 などの図示は省略してある。

また、第3図に示すように、本実施例1のマル チチップ・モジュールは、所定のシステム機能を 有するシングルチップ・マイクロコンピュータを より大規模なシステムの構成単位(マクロセル) と見做し、これをRAM、ROM、ランダムロジ ックなどと共に基板 1 上に搭載しているので、上記配線 7 、 9 のパターンを変更することにより、基板 1 上でシステムの規模を階層的に拡大することができる。

また、本実施例1のマルチチップ・モジュールは、半導体チップ3、3…の主面上にパターップ3、1の大配線7、9を通じて所定の半導体チップ33の内部配線を周辺ののでは、2が対域というでは、2が対域を関連することができる。ことができる。に実践することができる。に実現することができる。に実現することができる。に実現することができる。

また、本実施例1のマルチチップ・モジュールは、配線7および接続孔11を通じて半導体チップ3の内部配線同士を接続している。すなわち、配線7の一部は、実質的に半導体チップ3の内部

配線の最上層配線を構成している。これにより、 半導体チップ 3 の内部配線密度を低減することが できるので、配線設計の自由度を向上させること ができ、マルチチップ・モジュールの開発期間を 短縮することができる。

次に、上記の構成を備えたマルチチップ・モジュールの製造方法の一例を第4図に示すフローに 従って説明する。

a~29 cを通じて外部ベース領域 2 6 に対して 多結晶シリコン膜からなるベース引出し電極 3 0 が接続されているとともに、エミッタ領域 2 7 上 に多結晶シリコン膜からなるエミッタ引出し電極 3.1 が設けられている。なお 符号 3 2 、 3 3 は 、例えば S i O 。膜からなる絶縁膜である。

上記フィールド絶縁膜23に連接された、例えばSiO。膜からなる絶縁膜29には、上記外部ベース領域26、エミッタ領域27およびコレクタ取出し領域28に対応して、接続孔29a~29cがそれぞれ開孔されている。上記接続孔29

段差形状を有し、これによって接続孔35a内における配線36のステップカバレージの向上を図っている。

符号41は、表面平坦化用の絶縁膜であり、例 えばパイアススパッタ法、またはCVD法とスパッタエッチングとの組み合わせによって堆積した SiO: 膜からなる。また、上記絶縁膜41とし ては、CVD法とスパッタエッチングとの組み合わせによって堆積したPSG膜、BSG膜、BPSG膜などを用いることもできる。上記絶縁膜41の上層には、例えばプラズマCVD法で堆積したSi,N,膜42とSiO,膜43とを積層したパッシベーション膜44が設けられている。

第6図および第7図は、上記集積回路を形成した半導体ウェハ20をそれぞれ示す部分平面図である。

る。その後、上記半導体ウエハ20をダイシングでして半導体チャブ3を分離する。上記ダイシングにより、テスト用パッド50およびテスト用ませずる。とでは、半導体チャブ3とテスト用チップ3aとをトませるのでは、上記ダイシング工程に先立った映りは、上記ダイシングにより除去してもよい。

このように、本実施例 I の製造方法は、半導体ウエハ 2 0 のスクライブライン S 上に半導体チップ 3 に接続されたテスト用パッド 5 0 を形成したので、半導体チップ 3 の内部にパッドを設けなくともブロープテストを実施することができる。

また、本実施例1の製造方法は、半導体ウエハ20の余領域にテスト回路を備えたテスト用チップ3aを形成し、このテスト用チップ3aを通じて半導体チップ3の良否を詳細にテストできるようにしたので、半導体チップ3の内部に上記テス

用チップ3aが形成されている。上記テスト用チップ3aは、スクライブラインS上に形成されれた配線51を通じて半導体チップ3に接続されて配線51は、半導体チップ3の近工を放け、下50と原うのの工程で形成である。上記テストの導えり、では、半導体チップ3aの路ののからに形成で、半導体チップ3に形成で、半導体チップ3に形成で、半導体チップ3の主面に集を形成するに表により、ボーストののよりに対して、ボーストを発し、ボーストを発し、ボーストを発し、ボーストののよりに表によりに表して、ボーストののよりに表して、ボーストののよりに表して、ボーストののよりに表して、ボーストののよりに表して、ボーストののよりに表して、ボーストののよりに表して、ボーストののよりに表して、ボーストののよりに表して、ボーストののは、半導体チップのよりに表して、ボーストののは、ボーストののは、ボーストののは、ボーストののは、ボーストののは、ボーストのは、ボースのは、ボー

上記ウェハブロセスが完了した半導体ウエハ20は、テスト工程に移され、プローブテストによってそれぞれの半導体チップ3の良否が判定される。上記プローブテストは、スクライブラインS上に設けた前記テスト用パッド51にプローブでを当接して行う。また、上記テスト用パッド51を 通じてテスト用チップ3の良否をより詳細にテストす

ト回路を設ける必要がなくなり、その分半導体チップ 3 の面積を縮小することができる。

次に、上記半導体チップ3を募板1上に搭載する方法を第8図~第10図を用いて説明する。

まず、第8図に示すように、半導体ウエハまた は大面積の半導体チップの主面をエッチングして 凹溝2を形成した後、上記凹溝2の外周に沿って リード配線4を形成し、前記基板1を作成する。 次に、第9図に示すように、半導体チップ3同士 の主面の高さを合わせるため、平坦な面上に半導 体チップ3の主面を反転して載せ、半導体チップ 3 同士の隙間にエポキシ樹脂のような耐熱性合成 樹脂からなる充填剤5を詰める。次に、第10図 に示すように、半導体チップ3の裏面に基板1を 押し付けて半導体チップ3と基板1との隙間全体 に充填削5を広げる。その後、加熱などの手段に よって上記充規刻5を硬化させ、半導体チップ3 を基板しの主面上に固定する。なお、基板1上に 半導体チップ3を搭載する他の方法として、例え ば静電接合(Anodic Bonding)法を用いることもで きる。すなわち、シリコンと熱影張係数の近いガラスを基板 1 と半導体チップ 3 との間に挟み、 3 0 0 ~ 5 0 0 ℃の加熱雰囲気中、基板 1 および半導体チップ 3 を正、ガラスを負として 5 0 0 ~ 1 0 0 0 Vの直流電圧を印加することにより、ガラス中の酸素イオンが基板 1 および半導体チップ 3 に拡散して両者の接合が行われる。

次に、品種毎に作成したチップ間結線情報ファイルに基づいて上記半導体チップ3の主面上に前記記線7.9をパターン形成する。配線7.9は、上記チップ間結線情報ファイルに基づいて作成した配線用フォトマスクを用いてパターン形成することもできるが、本実施例1では、電子線直接描画法(またはレーザ直接描画法)を用いる。

すなわち、基板1上に搭載した半導体チップ3の主面上に、例えばSiO。膜からなる絶縁膜6をCVD法で堆積した後、上記絶縁膜6上に電子線レジストを塗布し、上記電子線レジストの所定領域を電子線で露光した後、現像を行う。電子線で露光する領域の座標の指定は、それぞれの半導

体チップ3の主面に前以って加工しておいた位置 および高さ検出用のマークを測定して行う。上記 マークは、例えばチップ内の最上層の配線(例え ばアルミニウム等) で形成されている。上記マー クは、パッシベーション膜 4 4 、絶縁膜 6 などに よって覆われているので、電子線描画装置のビー ム加速電圧は、高い方が有利である(本実施例1 では、例えば50kV程度)。また、半導体チッ プ3は、主面の高さや相互の位置を合わせて基板 1.上に搭載してあるが、製造工程でのばらつきに よって高さや位置がずれることがある。そこで、 第6図、第7図に示すように上記位置および高さ 検出用のマーク68を半導体チップ3の四隅に設 けておき、第11回に示すように、それぞれの半 導体チップ (P. Q....) のマーク 6 8 の位置およ び高さを測定して設計座標と実際の位置座標

Pi(x, y, z) Pi(x, y, z)
Qi(x, y, z) Qi(x, y, z)
...
(i = 1 ~ 4)

につき相関をとり、半導体チップ内の位置はそのマーク位置に基づいて、また半導体チップ間の位置はそれぞれの半導体チップのマーク位置に基づいてそれぞれ線形補間する。通常、半導体チップ3の面積は、10mm×10mm程度、基板1上における搭載歪みは、

平面位置: 土 2 0 μ m 程度

高さ位置、領き: ± 2 μ m 程度 であるので、露光領域の座標は、上記線形補間に よって補正することができる。

次に、上記の操作で得られたレジストマスクを用いて上記絶縁膜6およびその下層の半導体チップ3のパッシベーション膜44をエッチングチチンに、第12図に示すように、半導体チップ3の最上層配線40a~40cに達する接続に表現のではA2膜からなる事電膜をスパッタ法で推行し、上記電子線レジストの所定領域を電子線で露光のた後、現像を行う。なお、上記電光領域の座標

指定も前述した方法で行う。次に、上記の操作で得られたレジストマスクを用いて上記導電膜をエッチングすることにより、配線7を形成する。第13図は、上記配線7を通じて半導体チップ3の最上層配線40a、40b間を接続した伏憩を示す断面図である。

その後、上記と同様の方法で第二層目の絶縁膜8の堆積、接続孔10の開孔および第二層目の記録9の形成を順次行い、最後にパッシベーション膜12を堆積することにより、前配第1図に示すマルチチップ・モジュールが完成する。なお、上記配電子線直接描画法に代えてレーザ直接描画法を用いる場合も、上記と同様の方法で行うことができる。

このように、本実施例1の製造方法では、電子線直接描画法またはレーザ直接描画法を用いて配線7、9のパターン形成および接続孔10、11の開孔を行うので、品種毎に配線用フォトマスクを製造する工程が不要となり、マルチチップ・モジュールの開発期間の短縮および製造コストの低

鍼を実現することができる。

また、本実施例1の製造方法では、半導体チップ3の四隔に設けた位置および高さ検出用のマーク68を利用して露光領域の座標の補正を行うので、配線7、9や接続孔10、11の加工精度が向上し、マルチチップ・モジュールの製造歩留りを向上させることができる。

第14図は、上記基板!を封止したマルチチップ・パッケージ60の一例である。

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は、前記実施例 1、2に限定されるものではなく、その要旨を逃脱しない範囲で種々変更可能であることはいうまでもない。

に搭載された半導体チップ3は、配線7、9、リード配線4、ボンディングワイヤ64、リード配線65およびパッケージ基板61の内部配線を通じてリードピン63と接続されている。パッケージ基板61の主面の外周部には、ガラスなどの針止部材66を介してキャップ67が搭載されている。上記キャップ67は、例えばムライトや変化アルミニウムなどのセラミック材料により構成されている。

#### 〔実施例2〕

半導体チップの主面上に形成する配線層は、一 層でもよく、また三層以上であってもよい。

基板上に半導体チップを搭載する際、あらかじ、 め半導体チップとほぼ同寸法の孔を基板に多数設 けておき、それぞれの孔に半導体チップを一個す つ埋込んでもよい。

基板材料には、セラミックや合成樹脂などを用いることもできる。

基板を封止するパッケージは、樹脂封止形パッ ケージでもよい。

#### (発明の効果)

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。

(I) . 本発明によれば、基板上に搭載する半導体チップ同士の間隔を著しく縮小することができるので、高集費マルチチップ・モジュールを容易に実現することができる。

(2)、本発明によれば、半導体チップの面積を縮小することができるので、高集積マルチチップ・モ

ジュールを容易に実現することができる。

(3) 本発明によれば、所定のシステム機能を有するシングルチップ・マイクロコンピュータをRAM、ROM、ランダムロジックなどと共に基板上に搭載することにより、基板上でシステムの規模を階層的に拡大することができる。

(4)、本発明によれば、品種毎に基板を設計、製造したり、基板上に半導体チップを搭載したりする工程が不要となるので、マルチチップ・モジュールの開発期間の短縮および製造コストの低減を実現することができる。

(5). 本発明によれば、品種毎に配線用フォトマスクを製造する工程が不要となるので、マルチチップ・モジュールの開発期間の短縮および製造コストの低減を実現することができる。

#### 4. 図面の簡単な説明

第1図は、本発明の一実施例であるマルチチップ・モジュールの断面図、

第2図は、基板に搭載した半導体チップのレイ アウトを示す平面図、

配線用チップ、4,65・・・リード配線、5・ · · 充坡材、 6 . 8 . 2 9 . 3 2 , 3 3 , 4 l · ··絶禄膜、7, 9, 11, 34a, 34b, 3 4 c. 3 6. 3 8 a. 3 8 b. 3 8 c. 4 0 a. 4.0 b. 4 0 c. 5 1 · · · 配線、1 0. 1 i. 29a. 29b. 29c. 33a, 33b. 33 c. 35a, 37a···接続孔、12. 44· · ・パッシベーション膜、12a・・・貫通孔、 13・・・内部配差、14・・・CCBバンプ、 20・・・半導体ウエハ、21・・・埋込み層、 22・・・エピタキシャル層、23・・・フィー ルド絶縁膜、24・・・チャネルストッパ領域、 25・・・真正ベース領域、26・・・外部ベー ス領域、27・・・エミッタ領域、28・・・コ レクタ取出し領域、30・・ペース引出し電極、 31・・・エミッタ引出し電極、35,37,3. 9 · · · 層間絶縁膜、42 · · · SiaNa膜、4 3···SiO。膜、50···テスト用パッド、 60・・・マルチチップ・パッケージ、61・・ ・パッケージ基板、62・・・キャピティ、63

第3図は、システムを階層構造を説明する概念 図、

第4図は、マルチチップ・モジュールの製造工程を示すフロー図、

第5図は、半導体ウエハに形成された集積回路の要部断面図。

第6図および第7図は、半導体ウェハの要部を それぞれ示す平面図、

第8図乃至第10図は、半導体チップを基板に搭載する方法を工程順に示す断面図、

第11図は、基板上に搭載した半導体チップの 位置および高さの補正方法を説明する図、

第12図および第13図は、半導体チップの主面上に配線を形成する方法を工程順に示す断面図、

第14図は、基板を針止したパッケージの断面 図


第15図は、本発明の他の実施例であるマルチ チップ・モジュールの断面図である。

1 ・・・基板、 2 ・・・凹溝、 3 ・・・半導体 チップ、 3 a ・・・テスト用チップ、 3 b ・・・

・・・リードピン、6 4 ・・・ポンディングワイヤ、6 6 ・・・針止材、6 7 ・・・キャップ、68
・・・マーク、S・・・スクライブライン。


代理人 并理士 筒 井 大 和


第 | 図




1:基板 3:半導体チップ 7。9:配線

第 2 図








第 3 図



第 5 図









50:テスト用パッド







第9図




第 10 図




第川図




第 12 図



第 13 図




第14 図



60:マルチチップ・パッケージ

第 15 図



3 b:配線用チップ 1 1:配線

## 特開平4-72656 (16)

| 第1貝の続き   | <u> </u>                |             |                               |        |                |        |
|----------|-------------------------|-------------|-------------------------------|--------|----------------|--------|
| ⑤Int.Cl. | 5                       | 識別記号        | 庁内整理番号                        |        |                |        |
| H 01 L   | 21/3205<br>21/66        | B<br>E<br>F | 7013-4M<br>7013-4M<br>7013-4M | •      |                |        |
|          | 23/12<br>25/04<br>25/18 |             |                               |        |                |        |
|          | 27/04                   | υ           | 7514—4M<br>7638—4M<br>7352—4M | H 01 L | 25/04<br>23/12 | Z<br>N |